BEST AVAILABLE COPY

⑩ 日 本 国 特 許 庁 (J P) ⑪ 特 許 出 顋 公 開

⑩ 公 開 特 許 公 報 (A) 平3-128473

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)5月31日

G 01 R 31/28 G 06 F 11/22

330 B

7343-5B 6912-2G

G 01 R 31/28

M

審査請求 未請求 請求項の数 2 (全12頁)

60発明の名称

再構成可能論理検査装置

②特 頭 平2-163043

願 平2(1990)6月22日 223出

優先権主張

1989年6月22日 1980年10 (US) 1980年6月22日 1980年10 (US) 1980年10

⑫発 明 者

マーク アール マイ アメリカ合衆国 テキサス州 ガーランド, ラレイ 6010

デイル

アメリカ合衆国 テキサス州 ダラス, ハツクニイ レー

仰発 明 者 勿出 願 人

サム アール、パイル テキサス インスツル

ン 9054

アメリカ合衆国テキサス州ダラス, ノース セントラル

メンツ インコーポレ

エクスプレスウエイ 13500

イテッド

四代 理 人

弁理士 浅 村 皓 外3名

最終頁に続く

N)

1. 発明の名称

再構成可能論理検查裝置

- 2. 特許請求の範囲
 - (1) プログラム制御装置と、

第1スイッチング・マトリックスと、

前記第1スイッチング・マトリックスによって 的記プログラム制御装置に接続されたピン群電子 回路と、

前配ピン群電子回路に接続されたピン電子回路

剤2スイッチング・マトリックスと、

前記第2スイッチング・マトリックスによって 前記ピン電子回路に接続することが可能な少なく とも1つの検査ヘッドと、

を有する検索モジュールを少なくとも2個有する、 集積回路を検査するための再構成可能論理検査装 12 . ·

(2) 朝御裝置と、128ピンを検査するための起 子装置リソースとをおのおのがそなえた複数個の

検査モジュールを有し、かつ、

要求された数のピンを検査するための検査リ ソースをうるために2個またはさらに多数似のね 査モジュールを狙み合わせる段階と、

前期検査モジュールを周期する段階と、

前記検査モジュールのうちの1つのモジュール のうちの1つの飼御装置で前記組み合わされたモ ジュールをプログラムする段階と、

を打する、128ピンから少なくとも1024ピ ンまでのピン数を有する集積回路を検査するため に論即検査装置を再構成する方法。

3. 発明の詳報な説明

[産業上の利用分野]

本発明は半導体論現検査装置に関するものであ る。さらに具体的に云えば、本発明は再以成可能 なアーキテクチャを有する検査装置に関するもの である.

【従来の技術および問題点】

集積回路の機能と仕様を確認するための検査は、 自助検査装置を用いて行なわれる。集積回路の性

能は進歩しているので、校査装置の能力も進歩することが必要であり、したがって、検査装置のコストは高くなる。検査装置のコストを妥当な範囲に保ったまま、その検査装置の利用度を高めることがますます重選になってきている。

論理集積回路を検査する場合、検査装置が検査 しうるピンの数は検査装置のコストに直接に影響 を与える。論理検査装置を購入するときの検査装 置のピン数は、の最大のピン数を有する集積回路 によって定められる。

倫理集積回路の販売のさいには、大多数の報題はピン数で分類されて市販されるのが許適である。検査される集積回路のうちの最大のピン数を有するものによって購入される検査を設置の仕様が成立の検査装置により指定された成分の少との表する。というの別には、検査を関係を対するののリソースは、かなりの別問の関係を対するののに利用していないことになる。

ばならない時、2つの完全に独立な検査プログラ ムは不可能である。

[発明の要約]

本発明は、VLSI論理集務回路のための検査 装置に関するものである。本発明の検査装置は、 例えば、8個の128ビン群またはスライスにま で対応するように構成されているが、128、2 56、512、および1024のピン構成の分割 も可能なように附成することができる。

本発明の検査装置リソースは、異なるピン数を有する複数個の形式の装置を同時に検査するように構成することができる。この構成は、ピン数に基づいて程々の装置に対応するように、直ちに変更することができる。

1024ピンの装置まで検査することおよび8個までの独立な検査プログラムを実行するために、制御装置が8週までの分別に対応してそなえられる。128、256、512、および1024ピン構成に対応できるような検査ヘッドがそなえられる。プログラム制御装置はスイッチ・マトリッ

世来の検査装置では、これらの検査上の問題点を解決するために、大きなピン数の検査ヘッドの中により小さな検査ヘッドを物理的に組み込むことを行っているが、しかし、これらの検査装置は依然として1個の制御装置を有しているだけである。他の普通の検査装置リソースを分割使用するさい、この1個の制御装置を時分割使用しなりれ

クスを通して共通回路に按続される。この共通回路は、部分的には、リソース群の間に同期億分を供給する。共通回路とスイッチ・マトリックスとの間に、バー・ピン電子装置が接続される。このスイッチ・マトリックスはピン数の異なる種々の検査ヘッドに接続される。

8個の独立な検査プログラム制御装置は装置桁成管理装置に接続される。この検査装置の中の分割可能リソースは、すべてのピン・リソースをピン群またはピン・スライスに分割することによってえられる。おのおののピン群は独立に機能する、または他のピン群と和み合わせて機能し、適切な数のピン・リソースが遺定された大きさの検査ヘッドに接続される。

ピン群リソースを組み合わせる時、タイミング 装置が各ピン群と共に用いられ、そして開閉が行なわれる。独立な128ピン・リソースが組み合 わされて、より大きなピン数の装置を検査するように再構成される時、これらの組み合わされたピ ン群リソースに対し同期がとられなければならな W.

各語ののというでは、 はいののというでは、 はいののというでは、 いいのでは、 ないのでは、 ないのではないのでは、 ないのでは、 ないので

2個またはさらに多数個のピン群が並行して動作する時、すべてのピン群は周期からはずれないように正確に周じ周数数で動作しなければならない。2つの周波数を確実に同じにする1つの方法は、1個の発散器を削いることである。各ピン群が同じ発援器で動作できるために、木発射では多

では、機能励振およびアナログの振然の発生回路のためのサポート装置というまでの外数の発生回路である。この実施例のピンとである。この実施例のピンとでの検索をサポートを表でいる。ピン電子装置が、検査へッド15の16が次を同時にある。この場合におけるのピンとは、2個の128ピン検査へッドに分割される。

また別の場合として、ピン粒子装置がB側に切り替えられる時、1個の複数が検査され、そして5 1 2 ピン検査ヘッド13 について検査が行なわれる。

本発明の検査ヘッドは検査装置全体の中の全電子装置のうちの極くわずかな部分を占めているだけであるから、ピン電子装置が入頭に切り替えられた場合れた場合でも、検査装置のハードウェアの大部分が用いら

世化する方法が用いられる。スキュを補償するために、各ピン群はそのタイミング基準の中にプログラム可能選延を有する。

名処理装置がおのおののサイクルで同じ命令を確実に実行するために、処理開始信号は同じサイクルに基づいて群内の各処理装置に到途しなければならない。 顔始間別を完全に実行するために、各ピン群はそれ自身のいずれかの側のピン側からの値号を受け取り、かつ、信号を送る。遅延のサイクルのプログラム可能な数が、これらの信号が出いられる前に、それらの情号の中に挿入される。
[実施例]

職付関値を参照しての木発明の好ましい変施例についての下記説明により、本発明の目的と技術上の利点、および特許請求の範囲に関示された新規な特徴がよりよく風解されるであろう。

第 1 図は、 2 個の検査ヘッド構成の間で多重化できるピン母子装置と、 4 個の検査ヘッドとを示す。検査ヘッドは検査される装置との直接のインタフェースとなる回路であり、一方、 ピン電子装

no.

第2回は検査装置の全体がどのようにして領単 化されるかを示した図面であり、共通部分が用い られていて、再構成可能な検査鼓擞がえられる。 新2因において、2個のパー・ピン (per pin) 電子装御群 2 0 および 2 3 と、 2 回の 1 2 8 ピン 検査ヘッド21および25と、2個の共通電子装 関22および24がそなえられている。2例の共 通電子装置22および24は1個の共通電子装置 27として動作することができ、かつ、2個の パー・ピン電子装置群20および23は1個の大 型パー・ピン電子装置群28として動作すること ができ、かつ、2個の検査ヘッドは1個の256 ピン検査ヘッド28で過ぎ換えることができる。 実際には、2個の128ピン検査ヘッドと、パー ・ピン電子装置28に接続された1個の256ピ ン検査ヘッドがある。このように、2個の128 ピン装置または1個の256ピン装置を検査する ことができる。図面に示されているように、パー ・ピン電子装置26は256ピンまでを検査しう

る性能を有する。この検査は1つの装置について行なうこともできるし、または異なる2個の128ピン装置について行なうこともできる。

共通母子装置は、検査される1個または複数個の装置に対し、例えば、中央タイミング装置、パターン・シーケンス制御装置、アナログ検査サポート機能装置を有する。

8 とピン電子装置3 0 に接続される。ピン電子装置3 0 はスイッチ・マトリックス 4 5 に接続される。スイッチ・マトリックス 4 5 は検査ヘッド 47、48、49、および5 0 に接続される。

制御装置53は、スイッチ・マトリックス43を通して、共通電子装置モジュール35に接続される。共通電子装置モジュール35はまた、同別回路39とピン電子装置31に接続される。ピン電子装置31はスイッチ・マトリックス45に接続され、そしてスイッチ・マトリックス45は検査へッド47,48,49、および50に接続される。

関様に、制御装置54は、スイッチ・マトリックス43を通して、共通電子装置モジュール36に接続される。共通電子装置モジュール36はまた、周期回路40とピン電子装置32に接続される。パー・ピン電子装置32はスイッチ・マトリックス45に接続され、そしてスイッチ・マトリックス45は検査ヘッド47、48、49、および50に接続される。

制御装置55は、スイッチ・マトリックス43を通して、共通電子装置モジュール37に接続される。共通電子装置モジュール37はまた、開閉回路41とパー・ピン電子装置33に接続される。パー・ピン電子装置33はスイッチ・マトリックス45に接続され、そしてスイッチ・マトリックス45に接続される。

4個の同期回路38.39、40、および41 は全部が共通に接続され、それにより4個の特置の間の同例が実行される。これらの同期回路は下記において詳細に設明される。

木発明の1つの動作実施例では、糾節装置52は、スイッチ・マトリックス43と共通電子装置34とを通して、パー・ピン電子装置に接続される。糾御装置52は128ピン装置を検査するようにプログラムされ、したがって、ピン電子装置30はスイッチ・マトリックス45を通して、検査ヘッド47に接続される。

第3図に示されているように、スイッチ・マト

リックス45は2個の基本位置、すなわち、A位 置とB位置を有する。スイッチ・マトリックス 4 5 が A 位置にある時、3 個の装置を検査すること ができる。例えば、共通電子装成34とピン電子 装置30を用いて、128ピン装置(検査ヘッド 47)を検査することができる。共通電子装置3 5とピン電子装配31を用いて、また別の128 ピン装置(検査ヘッド48)を検査することがで まる。 生物似子数数3.8および3.7と、ピン似子 装置32および33とを用いて、256ピン装置 (検査ヘッド49)を検査することができる。ス イッチ・マトリックス45がB位置にある時、す べての共通電子装置34,35,36、および3 7と、すべてのピン電子装置30.31.32、 および33とを用いて、検査ヘッド50により、 5 1 2 ピン装置を検査することができる。 おのお のの検査プログラムに対して、制卸装置52.5 3.54、または55のうちのただ1つの切御装 世が必要である。スイッチ・マトリックス43を 用いることにより、任意の構成の検査プログラム

特閒平3-128473 (5)

を実行するために、いずれかの調御装置を接続することができる。または、もし複数個の検査へッドを用いて異なる装置の検査を行なう場合には、おのおののプログラムに対して1つの制御装置が用いられる。

この検査装置は特定の時間フレームの間1つの検査プログラムを実行するのに限定されるのではなく、鬼なる形式の装置が同時に実行することができる。例えば、おのおのの制御装置がそれぞれ異なる128ピン装置を検査することができる。

第3図の検査装数は4個の制御装置を有しているが、この検査装置は例えば8個の制御装置を有りるように拡張することができる。パー・ピン電子装置群の数は、したがって、ピンの数は、また、1024ピンまでの装置を検査するように拡張することができる。ピンの総数を限定する要似は、

本発的に用いることができる多能化法の1つの 実施例が第4図に示されている。この方法は任意 の确接するスライス群を削じ発援器で動作するこ とができ、かつ、スライス関のケーブルの数を最 小にすることによってコストを最小に抑えること ができる。

第4図はスライスが8個の場合のクロック分布 法を示している。8個の水晶発掘器80~87と、 8個の多項化額置72~79があり、これらは各 スライスに対し1個ずつ配置される。もしすべて 物理的な寸法とケーブルの長さだけである。

本発明による再構成可能リソース・アーキテクチャにより、自動化された検索装置に対する利凡度の向上と、処理度の増大とがえられる。第3図の被囚は4個の独立な128ピン検査スライスを有し、そしてより大きなピン教が要求されている時、これらを同掛して動作させることができる。

の多重化装置がIN2を選定するようにプログラ ムされるならば、各スライスは自分自身の発振を ラン・オフすることができる。もしスライス1、 2、および3が1N3を選定するようにプログラ ムされ、かつ、スライス4がIN2を選定するよ うにプログラムされ、かつ、スライス5、6、7、 および8分1N1を選定するようにプログラムさ れるならは、8個のすべてのスライスはスライス 4 をラン・オフすることができる。 もしスライス 1および2が1N3を選定し、かつ、スライス3 がIN2を選定し、かつ、スライス4、5、およ び6がJN1を選定し、かつ、スライス7が IN2を選定し、かつ、スライス8が「N1を選 定するならば、スライス1からスライス6までの スライスはスライス3をラン・オフでき、かつ、 スライス7と8はスライス7をラン・オフできる。 このように、任意の数のスライスの間接した群は 任意の1つの発振器をラン・オフすることができ る。この方法は、8個のスライスから任意の数の

スライスへ拡張することができる。

これらの選近がどのようであるべきかを決定であるべい。おのおののスライスのクロックを他のスライスのクロックに対して測定することが必要である。おのおののスライスは時間測定装置(Time Heasurement Unit, TMU)を有していいて、任意の2つの信号の間の時間を測定することができる。おのおののスライスからの1つのクロックは、高度に集積化されたリレー・マトリックスと同様ケーブルとにより、すべてのスライスにファ

ク1を測定する。第6因はクロックの個の相対的 スキュを示すタイミング図である。サイクル・ク リティカル信号分布。各サイクルにおいておのお のの処理装置が同じ命令を確実に実行するために、 処理装置肌始は身が同じサイクルに基づいて1つ の群の中のおのおのの処型装置に到達しなければ ならない。条作コードのような他の信号は1つの 群の中のおのおののスライスから集められ、そし て聞じサイクルでその群内のすべての処理装置に 供給されなければならない。このことを実行する 1つの簡単な方法は、おのおののスライスに対し、 客しい 艮さのケーブル を過して、 他のあらゆるス ライスにこれらの俳号を送ることである。りれど もこの方法には、コストと機械的な面で問題点が ある。コストの四周点と機械的な問題点とを解決 するために、また別の方法が用いられる。おのお ののスライスはそれ自身の両側のスライスから値 月を受け取りかつ送る。 この場合、プログラム可 **曲な数の選近のサイクルが、それらが用いられる** 的に、信身路の中に抑入される。

第5図はクロックのファン・アウト類定を示よび た図面である。スイッチSW₁ 、 SW₂ 、 おび SW₃ は、 種々の時間測定装置(TMU)の のれる。 歩体プリクロック 1 を切り替えるのに川いいられる。 時間測定装置 1 はクロック 1 に対する。時間測定 で 2 はクロック 2 デスキュに対するでリクロック 1 を 製定する。 時間 測定装置 3 はクロック 1 を 製定する。 時間 測定装置 3 はクロック 1 を 製定する。 時間 測定する。 時間 測定する。 時間 測定するでリクロック 1 を 測定する。 5 時間 測定するでリクロック 4 スキュに対するブリクロック

第8図は周別装置の入力接続と出力接続を示した図面であり、そしてこの周別装置を通しての選延は第9図に示されている。

第 9 図は、カード・ケージ(Card Cage) 1 A (C C 1·A) がスライス 1 であり、C C 1 B がス ライス 2 であり、などである場合、おのおののス ライスの周別装置によって挿入される遅延の役で ある。

特開平3-128473 (7)

1つの例として、検査されている複数に不良が ある場合、スライス(ピン電子装置)のおのおの に伴う8進ピン・サポート・ポード (Octal Pin Support board, OPS) にフェイル (FAIL) 信号が発生し、そしてこのフェイル信号がパター ン・シーケンス制御装置(PSC)に送られて、 処理装置を停止させる。おのおののOPSはその スライスの同期装置にフェイル信号を送る。おの おのの周期装置は、このフェイル信号に基づいて、 2 リイクルの遅延を必ず抑入する。すなわち、1 つのサイクルはそれをクロック・インするサイク ルであり、そしてもう1つはそれをクロック・ア ウトするサイクルである。したがって、CC1A からCC7Bまでフェイル信号が伝数するために は、16サイクルを努する。17番目のサイクル でPSCに到達するまでに、すべてのフェイル値 身は合計で16サイクルの遅延を受けなければな らない。

CC1Aの中の同期装置はそのOPSフェイル 信号をCC1Bへのものとして送る。CC1Aは C C 1 A に送る。 C C 1 B はまた O P S からのフェイル信号を 1 4 サイクルだけ 進延し、かつ、C C 1 A からのフェイル信号を 1 2 サイクルだけ 遅延し、かつ、C C 3 A からのフェイル信号を 2 サイクルだけ 遅延し、そしてこれらの 3 つのフェイル 信号を 組み合わ せ、そしてこれを P S C 1 B に送る。8 個の問期 装置は サベて何じように動作

し、そしてすべてのPSCは17番目のサイクル

でフェイル借号を見出す。これと問じ方法が、

また14サイクルの選延を抑入し、そしてそのフェイル信号をCC1Bから受け取るフェイル信

時と狙み合わせ、そしてこの狙み合わされたフェ

CC1BはそのOPSから受け取ったフェイル

個母を取り上げ、そしてそれに 2 サイクルの遅延

を行ない、そしてそれとCC1Aからのフェイル

信号とを組み合わせ、そしてそれを C C 3 A に

送る。CC1BはそのOPSフェイル信号を1

2 サイクル遅延させ、そしてそれをCC3Aか

らのフェイル信号と組み合わせ、そしてそれを

イル借号をPSC1Aに送る。

PSCにパターン設定の実行を開始させるPSC 開始個局のような、他のサイクル・クリティカル 個局に用いられる。

以上の説明に関して更に以下の項を領示する。
(1) プログラム制御装置と、

第1スイッチング・マトリックスと、

前配第1スイッチング・マトリックスによって 前配プログラム制御装置に接続されたピン群電子 回路と、

前記ピン群電子回路に接続されたピン電子回路 と、

第2スイッチング・マトリックスと、

前記郡 2 スイッチング・マトリックスによって 前記ピン電子回路に接続することが可能な少なく とも 1 つの検索ヘッドと、

を有する検査モジュールを少なくとも2切有する、 集機四路を検査するための再構成可能論理検査装 置。

(2) 第1項において、前記ピン群電子回路と、 前記ピン電子回路の動作を他の検査モジュールと 同期させるために前記ピン群電子回路の中に同期 回路を存する、前記回機成列像台列機を装置。

- (3) 第1項において、2個または複数酸の前記 ピン電子回路が組み合わされて単一ピン電子回路 よりは大きなピン数を有する集積回路を検査する ことができる、前記再構成可能論型検査装置。
- (4) 第1項において、前記ピン電子回路のおのおのが自分自身のピンと他のピン電子回路のピンとに対して用いることができる時間基準回路を有する、前記再構成可能論歴教査装置。
- (5) 第4項において、複数個のピン電子回路が同じ時間基準回路で動作する時に用いられる多球化回路を有する、前記再構成可能論理検査複数。 (6) 第1項において、前配ピン群電子回路が中央タイミング発生器と、パターン・シーケンス例数を関して、検査される装置のためのアナログ検査サポート機能装置とを有する、前配再構成可能論理検査转載。
- (7) 第1項において、前記検査額置を再併成するための構成管理装置と、選定された構成に対し

その中におのおのの検査モジュールを有する、前 記再構成可能論理検査装置。

(8) 複数図の検査モジュールと、

共通パスに沿って初数個の前記検査モジュール に接続された鍵成修理装置とを有し、

前記構成管理装置が異なるピン数を有する 1 個または複数個の集積回路を周時に検査するために検査装置を構成することができる、再構成可能論理検査装置。

(9) 第8項において、前記検査モジュールが プログラム制御装置と、

第1スイッチング・マトリックスと、

前記第1スイッチング・マトリックスによって 前記プログラム制御装置に接続されたピン群電子 回路と、

前記ピン群電子回路に接続されたピン電子回路と、

第2スイッチング・マトリックスと、

雷.

前記第2スイッチング・マトリックスによって 前記ピン群電子回路に接続可能な少なくとも1つ

のさい他の検査モジュールを用いなくて目的を達

成することができる、前記再構成可能論理検査装

するために検査モジュールを狙み合わせる反所と

を有する、前記方法。

(14) 制御装置と、128ピンを検査するための 電子装型リソースとをおのおのが有する複数個の 検査モジュールを有し、かつ、

要求された数のピンを検査するための検査リソースをうるために2個またはさらに多数個の検査モジュールを組み合わせる段階と、

前記検査モジュールを周削する段階と、

が記モジュールのうちの1つのモジュールから の1つの制御装置で前記組み合わされたモジュー ルをプログラムする段階と、

を有する、128ピンから少なくとも1024ピンまでのピン数を有する集積回路を検査するため に論理検査装置を再構成する方法。

(15) 第14項において、より小さなピン数を有する複数間の集積回路を検査するために検査モジュールを分類する段階と、およびまたは前記小さなピン数よりは大きなピン数の集積回路を検査

の検査ヘッドと、

を有する、前記再構成可能論理検査發置。

(10) 第9項において、前記ピン群電子回路の動作と前記ピン電子回路の動作とを他の検査モジュールと同期させるための同期回路を前記ピン群電子回路の中に有する、前記再構成可能論理検査装置。

(11) 第9項において、2個またはさらに多数個のピン哲子回路が根本しうるよりは大きなピン数を有する集積回路を検査しうる、前記再構成可能論理検査装置。

(12) 第9項において、前記ピン群鬼子回路が中央タイミング発生装配と、パターン・シーケンス 制御装置と、検査される装置のためのアナログ検 在サポート機能装置とを有する、前記再構成可能 論理検査装置。

(13) 第9項において、異なる形式の破資の検査を問時に実行するためにいくつかの検査モジュールを組み合わせて構成することができ、かつ、そ

- (16) 第14項において、前記組み合わされた検査モジュールを同期する段階を有する、前記方法。
 (17) 第16項において、前記検査モジュールを同期するのに時間法準が用いられることと、前記組み合わされた検査モジュールのうちの1つの検査モジュールからの時間基準を用いる段階を行することと、各検査モジュールが前記時間基準を同時に受け取るように可変遅延をうることとを有する、前記方法。
- (18) 第14項において、単一検査モジュールでもって可能であるよりはさらに多くの電子装置リソース・サポートを必要とする集積回路を検査するために前記組み合わされた電子装置リソースを多重化する段階を有する、前記方法。
- (19) 前記再構成可能リソース・アーキテクチャにより検査装置リソースの組み合わせに依存した割り当てが可能となり、検査装置の利用度が増大する。異なるピン数を有する複数個の装置を同時

特開平3-128473 (9)

に検査するように、前記検査装役リソースを構成することができる。この構成は、ピン数に基づく 値々の組み合わせ装置に対応するように、変更することができる。

4. 図面の簡単な説明

[符号の説明]

52,53.54,55: 701

43:

プログラム 初御装置 第1スイッチング・

マトリックス

34,35,36,37: ピン群様子回路

30.31.32.33: ピン銀子回路

45: 第2スイッチング・

マトリックス

47.48.49.50: 校壺ヘッド

38.39.40.41: 同期回路

代理人 遊

11,72,73,74,75,76,77.

78.79:


42:


多型化回路


略


构成管理装置


村














第1頁の続き

@発 明 者 シェイラ オキイーフ アメリカ合衆国 テキサス州 ガーランド, タートル コ

ウプ 5242

⑫発 明 者 ニール エフ. オカー アメリカ合衆国 テキサス州 ダラス, ホーンピーム

プロム 12729

⑫発 明 者 ダブリユ。ラス キー アメリカ合衆国 テキサス州 ダラス, パンサー リッジ

ナン 10208

争続初正 40(方式)

平成 2 年 10 月 22 日

特种广長官殿

1.事件の概示

平成 02 年 特許療第 163043 号

2. 強明の名称

再構成可能論理検査装置 .

3。 神正を する 物 ま件との回係 特許出験人 氏名(名称)

テキサス インスツルメンツ インコーボレイテッド

4. 代 塩 人

選 所 〒100家京都千代田区大学町二丁目2寺1号 新大 手 町 ピ ル チ ン グ 331所文に 電 数 (211) 3651 (代 実) 氏 名 (4669) 弁理士 252 オナ 669 (211)

- ち、補正命令の日付 平成 2年 9月25日
- 6、補正により増加する前水域の数
- 7. 初正の対象

図画

持许厅 2.10.22

8. 補正の内容 別載のとおり

職者に最初に添付した図面の浄者(内容に変更なし)

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.